



Tema 2. Análisis de los Circuitos Integrados Digitales.

- ***Objetivos.***
 - Comprender el concepto de familia lógica y su utilidad en el diseño.
 - Asimilar los parámetros de tensión, corriente y temporales de los circuitos integrados digitales (CID) y su utilidad en el diseño.
 - Analizar los conceptos de Fan-out y margen de ruido y su importancia.
 - Estudiar la estructura interna y asimilar el funcionamiento de la puerta lógica NOT de las familias lógicas CMOS.
 - Comprender el funcionamiento de los distintos tipos de salidas de los circuitos TTL y CMOS, y sus aplicaciones.



Tema 2. Análisis de los Circuitos Integrados Digitales.

- ***Contenidos.***
 1. Introducción a los Circuitos Integrados Digitales: definición, Concepto de familia lógica.
 2. Parámetros de caracterización de los C.I:
 - 2.1. Parámetros de corriente y voltaje. Niveles lógicos.
 - 2.2. Curva de transferencia.
 - 2.3. Curvas de salida.
 - 2.4. Margen de ruido.
 - 2.5. Fan-out.
 - 2.6. Parámetros temporales.
 3. Estudio de las Familias Lógicas actuales.
 - 3.1 Familias TTL.
 - 3.1.1. TTL estándar: puerta básica NAND. Tipos de salidas: Tótem-pole, colector abierto y tres estados.
 - 3.1.2. Subfamilias TTL Schottky: 74S, 74LS, 74ALS, 74AS y 74F.
 - 3.1.3. Recomendaciones de diseño con las familias TTL.



Tema 5. Circuitos Integrados Digitales.

- ***Contenidos.***

- 3.2. Familias CMOS.

- 3.2.1. Descripción del funcionamiento de los MOSFET N y P.

- 3.2.2. Análisis de las puertas lógicas básicas: NOT, NAND y NOR.

- 3.2.3. Subfamilias CMOS actuales: 4000/14000, 74HC/HCT, 74AC/ACT, 74VHC/VHCT.

- 3.2.4. Características generales de las familias CMOS.

- ***Bibliografía***


- ✓ **Ronald J. Tocci.** *Sistemas Digitales. Principios y aplicaciones.* Ed. Prentice Hall. 2003.
- ✓ **T. L. Floyd.** *Fundamentos de los Sistemas Digitales.* Ed. Prentice Hall. 2000.
- ✓ **John F. Wakerly.** *Diseño Digital. Principios y Prácticas.* Ed. Prentice Hall. 2001.
- ✓ **M. H. Rashid.** *Circuitos Microelectrónicos. Análisis y Diseño.* Ed. Thomson.



1. *Introducción a los Circuitos Integrados Digitales.*

- **Concepto de Circuito Integrado Digital (CID).**


- Pequeño cristal de silicio denominado chip, en el que por procesos químicos se crea diversos componentes electrónicos, tales como, transistores, diodos, resistencias, etc.
- Éstos se interconectan para implementar componentes más complejos, como puertas lógicas, memorias, microprocesadores, etc.
- El chip se envuelve dentro de un encapsulado de plástico o cerámico, y posteriormente se le añaden los terminales (patillas o pines), que son sus interconexiones externas.
- *Encapsulado DIP.*
 - ✓ Encapsulado de plástico en doble línea.
 - ✓ La patilla número 1 se indica mediante un muesca.





1. Introducción a los Circuitos Integrados Digitales.

- *Los valores 0 y 1 se representan mediante valores de tensión, denominados niveles lógicos.*
 - V_L $L = Low = Bajo$ *Nivel lógico bajo*
 - V_H $H = High = Alto$ *Nivel lógico alto*
 - Generalmente V_L representa un 0 y V_H un 1.
- **Los niveles lógicos corresponde a rangos de tensión y no, a valores concretos de voltaje.**
 - Están determinados por los parámetros de tensión V_{ILMAX} y V_{IHMIN} , que se analizarán posteriormente.
 - Niveles lógicos para los CID TTL.



- *Las señales de entrada o de salida de todos los CID TTL deben estar comprendidas entre los márgenes de tensión para garantizar su funcionamiento*



1. Introducción a los Circuitos Integrados Digitales.

- *Familia lógica.*
 - *Conjunto de CID que usan la misma tecnología y que son compatibles entre sí, por lo que se pueden usar para implementar sistemas digitales.*
 - *La compatibilidad significa que la tensión de alimentación es del mismo voltaje, y que los niveles lógicos de todos los CID de una familia lógica son iguales, por lo que se pueden conectar entre sí.*
 - Como posteriormente se verá, solamente habrá que tener en cuenta, que no se puede exceder el **fan-out**.
 - Los CID también *se clasifican en función de la familia lógica* a la que pertenecen.
 - **Familias lógicas:**
 - **RTL** Lógica Resistencia-transistor.
 - **DTL** Lógica Diodo-transistor
 - **TTL** Lógica Transistor-transistor
 - **ECL** Lógica Emisor-acoplado
 - **MOS** Lógica Semiconductor Metal Óxido
 - **CMOS** Lógica Semiconductor Metal Óxido Complementario




1. Introducción a los Circuitos Integrados Digitales.

- Las familias bipolares, como las TTL y ECL, son más rápidas que las MOS y CMOS, pero tienen un consumo de potencia más elevado.
- Las familias ECL son las más rápidas, pero usan tensiones de alimentación y niveles lógicos negativos, por lo que su interconexión con las familias restantes es más difícil.
 - Se usan generalmente en sistemas de comunicaciones de alta velocidad.
- Las familias MOS y CMOS integran mayor número de puertas que las bipolares.
 - Por las mejoras tecnológicas actuales, hay familias lógicas CMOS tan rápidas como las TTL.
 - Por ello, actualmente estas familias lógicas son las que tienen una mayor utilidad.
- Posteriormente se analizarán las familias TTL y CMOS.



2. *Parámetros de caracterización de los CID.*

- Para comparar los CID de las distintas familias lógicas entre sí, y para emplearlos en el diseño de los sistemas digitales, hay que conocer una serie de parámetros, entre los que cabe destacar:
 - Parámetros de voltaje y corriente.
 - Margen de ruido.
 - Fan-out.
 - Parámetros temporales.
- **Diagrama de conexión.**
 - Indica la posición de las patillas del CID y su función o su nombre.
 - Es imprescindible para emplearlo en el laboratorio o en una placa de circuito impreso para poder conectarle las señales de entrada y salida o con otros CID.
 - Indica las patillas en las que están la entrada y la salida de cada una de las 4 puertas AND, y las patillas de alimentación.






2. *Parámetros de caracterización de los CID.*

- ***Tensión de alimentación continua.***

- Todos los CID necesitan una cierta cantidad de potencia eléctrica para poder funcionar.
- Esta potencia se suministra a partir de una tensión continua, denominada **tensión de alimentación**.
- Por ello, **todos los CID tienen al menos dos terminales de alimentación**:
 - V_{CC} en los CID TTL o V_{DD} en algunos CMOS, en el que se aplica el positivo de la tensión de alimentación.
 - **GND (TTL) o V_{SS} (algunos CMOS)** en el que se aplica el negativo de la tensión de alimentación. También se denomina **masa**.

74LS08






2. *Parámetros de caracterización de los CID.*

Parámetros de corriente y voltaje.

- *Parámetros de voltaje y corriente.*
 - Supóngase que se conectan dos puertas lógicas de la misma familia lógica:
 - ✓ La puerta **NOT** actúa como carga de la **NAND**.
 - ✓ La puerta **NAND** actúa como excitadora o driver.




- Dependiendo del nivel lógico de la salida de la puerta NAND, se distinguen varios parámetros de tensión y corriente.



2. *Parámetros de caracterización de los CID.* *Parámetros de corriente y voltaje.*

1. *La puerta NAND tiene su salida a nivel lógico alto.*

- *La puerta NOT consume una corriente de entrada I_{IH} , que debe suministrarla la puerta NAND.*
- *Por tanto, $I_{OH} = I_{IH}$.*



- I_{IH} es entrante e I_{OH} saliente.
- Por ello, en las hojas de características de los fabricantes I_{IH} se indica con un valor positivo e I_{OH} negativo.
- De forma genérica, el signo del valor de la corriente, ya sea de entrada o salida, expresado en las hojas de características especifica el sentido de la corriente:
 - **Valor positivo** $\Rightarrow$ **corriente entrante.**
 - **Valor negativo** $\Rightarrow$ **corriente saliente.**




2. *Parámetros de caracterización de los CID.* *Parámetros de corriente y voltaje.*

• *Parámetros de voltaje y corriente a nivel alto.*

TTL → $V_{CC} = 5V$
CMOS → V_{SS}

$a \cdot b$	a	b	$\overline{a \cdot b}$
0	0	0	1
0	0	1	1
0	1	0	1
1	1	1	0




- V_{IHMIN} . *Mínimo voltaje de entrada a nivel lógico alto.*
 - ✓ Mínimo nivel de voltaje que una entrada reconoce como un nivel lógico alto, es decir, como un 1 lógico.
- V_{OHMIN} . *Mínimo voltaje de salida a nivel lógico alto.*
 - ✓ Mínimo nivel de voltaje que puede tener una salida cuando está a nivel lógico alto.
 - ✓ Para que sea compatible la conexión $V_{OHMIN} \geq V_{IHMIN}$.
 - Por ejemplo, en los CID TTL, $V_{IHMIN} = 2V$ y $V_{OHMIN} = 2.4V$ ó $2.7V$.
- I_{IHMAX} . *Máxima corriente de entrada a nivel lógico alto.*
 - ✓ Es la máxima corriente que fluye en una entrada cuando se le aplica un voltaje de nivel lógico alto.
- I_{OHMAX} . *Máxima corriente de salida a nivel lógico alto.*
 - ✓ Es la máxima corriente que puede suministrar una salida en el nivel lógico alto, mientras el voltaje de salida es $\geq V_{OHMIN}$.
 - ✓ Para que sea compatible la conexión $|I_{OHMAX}| \geq |I_{IHMAX}|$



2. *Parámetros de caracterización de los CID.* *Parámetros de corriente y voltaje.*

2. *La puerta NAND tiene su salida a nivel lógico bajo.*

- Igualmente existen unos parámetros de voltaje V_{ILMAX} y V_{OLMAX} , y de corriente I_{ILMAX} e I_{OLMAX} .
- El sentido de las corrientes es al contrario del nivel lógico alto.



- I_{IL} es saliente e I_{OL} entrante.
- Es decir, *la salida de la puerta excitadora consume corriente y la entrada de la puerta, que actúa como carga, suministra esa corriente.*
- Por tanto, I_{IL} es negativa e I_{OL} positiva.
- Evidentemente, $I_{OL} = I_{IL}$.



2. *Parámetros de caracterización de los CID.* *Parámetros de corriente y voltaje.*

• *Parámetros de voltaje y corriente a nivel bajo.*

▪ V_{ILMAX} . *Máximo voltaje de entrada a nivel lógico bajo.*

- ✓ Máximo nivel de voltaje que una entrada reconoce como un nivel lógico bajo, es decir, como un 0 lógico.

▪ V_{OLMAX} . *Máximo voltaje de salida a nivel lógico bajo.*

- ✓ Máximo nivel de voltaje que puede tener una salida cuando está a nivel lógico bajo.

- ✓ Para que sea compatible la conexión $V_{ILMAX} \geq V_{OLMAX}$.

- Por ejemplo, en los CID TTL, $V_{ILMAX} = 0.8V$ y $V_{OLMAX} = 0.4V$ ó $0.5V$.


▪ I_{ILMAX} . *Máxima corriente de entrada a nivel lógico bajo.*

- ✓ Es la máxima corriente que fluye en una entrada cuando se le aplica un voltaje de nivel lógico bajo.

▪ I_{OLMAX} . *Máxima corriente de salida a nivel lógico bajo.*

- ✓ Es la máxima corriente que puede consumir una salida en el nivel lógico bajo, mientras el voltaje de salida es $\leq V_{OLMAX}$.

- ✓ Para que sea compatible la conexión $|I_{OLMAX}| \geq |I_{ILMAX}|$





3. *Parámetros de caracterización de los CID.* *Hojas de características.*

SN5400, SN7400
QUADRUPLE 2-INPUT POSITIVE-NAND GATES

recommended operating conditions

	SN5400			SN7400			UNIT
	MIN	NOM	MAX	MIN	NOM	MAX	
V_{CC} Supply voltage	4.5	5	5.5	4.75	5	5.25	V
V_{IH} High-level input voltage	2			2			V
V_{IL} Low-level input voltage			0.8			0.8	V
I_{OH} High-level output current			-0.4			-0.4	mA
I_{OL} Low-level output current			16			16	mA
T_A Operating free-air temperature	-55		125	0		70	°C

electrical characteristics over recommended operating free-air temperature range (unless otherwise noted)

PARAMETER	TEST CONDITIONS †	SN5400			SN7400			UNIT
		MIN	TYP‡	MAX	MIN	TYP‡	MAX	
V_{IK}	$V_{CC} = \text{MIN}, I_I = -12 \text{ mA}$			-1.5			-1.5	V
V_{OH}	$V_{CC} = \text{MIN}, V_{IL} = 0.8 \text{ V}, I_{OH} = -0.4 \text{ mA}$	2.4	3.4		2.4	3.4		V
V_{OL}	$V_{CC} = \text{MIN}, V_{IH} = 2 \text{ V}, I_{OL} = 16 \text{ mA}$		0.2	0.4		0.2	0.4	V
I_I	$V_{CC} = \text{MAX}, V_I = 5.5 \text{ V}$			1			1	mA
I_{IH}	$V_{CC} = \text{MAX}, V_I = 2.4 \text{ V}$			40			40	μA
I_{IL}	$V_{CC} = \text{MAX}, V_I = 0.4 \text{ V}$			-1.6			-1.6	mA
$I_{OS}§$	$V_{CC} = \text{MAX}$	-20		-55	-18		-55	mA
I_{CCH}	$V_{CC} = \text{MAX}, V_I = 0 \text{ V}$		4	8		4	8	mA
I_{CCL}	$V_{CC} = \text{MAX}, V_I = 4.5 \text{ V}$		12	22		12	22	mA

† For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions.

‡ All typical values are at $V_{CC} = 5 \text{ V}, T_A = 25^\circ\text{C}$.

§ Not more than one output should be shorted at a time.




2

TTL Devices



2. *Parámetros de caracterización de los CID.* *Parámetros de corriente y voltaje.*



• *Conclusiones sobre los parámetros de voltaje y corriente.*

- V_{OHMIN} e I_{OHMAX} están relacionadas entre sí.
 - ✓ V_{OHMIN} es la mínima tensión que se obtiene a la salida en el nivel lógico alto, si ésta suministra una corriente igual a I_{OHMAX} .
- Igualmente, V_{OLMAX} e I_{OLMAX} están relacionadas entre sí.
 - ✓ V_{OLMAX} es la máxima tensión que se obtiene a la salida en el nivel lógico bajo, si la corriente de salida es igual a I_{OLMAX} .

- *Los valores de tensión de la zona no permitida son valores no definidos, por lo que no se puede predecir el valor que interpretarán los CID.*





2. *Parámetros de caracterización de los CID.*

Curva de transferencia.

- **Curva de transferencia.**

- Muestra los valores de los parámetros de tensión de entrada y salida.
- **Representa la tensión de salida V_O en función de la tensión de entrada V_I , $V_O = f(V_I)$.**
 - V_I y V_O son la tensión de entrada y de salida de una puerta NOT o una puerta NAND de dos entradas, con una de ellas conectada a V_{cc} .

- *En la curva se muestra los valores de la tensión de entrada ($A = V_{ILMAX}$ y $B = V_{IHMIN}$) para los que la puerta cambia su salida.*
- *Hay que evitar que las señales tomen valores constantes de tensión comprendidos en la zona de transición.*







2. *Parámetros de caracterización de los CID.* *Curvas de salida.*

• *Curvas de salida.*

- Son gráficas que indican cómo varía la tensión de salida V_O en función de la intensidad de salida I_O de una puerta lógica, es decir, $V_O = f(I_O)$.
- Las proporciona el fabricante en las hojas de características generales de la familia lógica.
 - En las familias lógicas TTL hay una curva de salida para cada nivel lógico: Nivel lógico alto ($V_{OH}-I_{OH}$) y nivel lógico bajo ($V_{OL}-I_{OL}$), ya que $|I_{OLMAX}| > |I_{OHMAX}|$.
 - Para la mayoría de las familias lógicas CMOS la curva de salida es igual para ambos niveles lógicos, respecto a la variación absoluta, ya que $|I_{OLMAX}| = |I_{OHMAX}|$.

▪ Para todas las familias lógicas se cumple:

- Nivel lógico alto ($V_{OH}-I_{OH}$). V_{OH} disminuye al aumentar I_{OH}
- Nivel lógico bajo ($V_{OL}-I_{OL}$). V_{OL} aumenta al aumentar I_{OL}






2. *Parámetros de caracterización de los CID.* *Margen de ruido.*

- ***Margen de ruido.***



- Las señales digitales pueden sufrir alteraciones debido a la influencia de campos electromagnéticos de motores eléctricos, tubos fluorescentes, circuitos electrónicos de alta frecuencia, rayos cósmicos, etc.
- *Pueden generar pulsos positivos y/o negativos que se suman al valor de la señal digital.*
- **Estos pulsos se consideran ruido eléctrico.**
- Supóngase que una puerta NAND controla una puerta NOT.





2. *Parámetros de caracterización de los CID.* *Margen de ruido.*


- Si la puerta NAND trabajase con una tensión de salida para cada nivel lógico, igual a los parámetros de tensión de entrada, es decir $V_{OH} = V_{IHMIN}$ y $V_{OL} = V_{ILMAX}$, puede ocurrir:
 - La presencia de un **pulso negativo de ruido eléctrico**, cuando la **salida está a nivel lógico alto**, daría lugar a que el **valor de tensión descendiera del valor indicado por V_{IHMIN}** , por lo que entraría en la zona indeterminada, dando lugar a que la puerta receptora (NOT) falle. Si el ruido eléctrico es positivo no le afectaría.
 - De igual manera, si la **salida está a nivel lógico bajo**, la presencia de **ruido eléctrico positivo** daría lugar a que el **valor de tensión superase el valor indicado por el parámetro V_{ILMAX}** . Si el ruido eléctrico es negativo no le afectaría.





2. *Parámetros de caracterización de los CID.* *Margen de ruido.*


- Para evitar este problema, los fabricantes especifican un límite para los valores de tensión de salida, V_{OHMIN} y V_{OLMAX} , que garantice el funcionamiento aún en condiciones de un determinado ruido eléctrico.
- Por tanto, tal y como se vio: $V_{OHMIN} > V_{IHMIN}$ y $V_{OLMAX} < V_{ILMAX}$
- Así, en el caso peor una señal digital tendrá los valores de tensión, V_{OHMIN} para el nivel lógico alto y V_{OLMAX} para el nivel lógico bajo, por lo que la figura anterior quedaría:



- La diferencia entre los valores de tensión de salida y de entrada se denomina **margen de ruido**.
- Existe un margen de ruido para cada nivel.
- **Margen de ruido a nivel lógico alto.**
 - $V_{NH} = V_{OHMIN} - V_{IHMIN}$
 - Indica el mayor pulso negativo de ruido que puede tolerar el sistema.
- **Margen de ruido a nivel lógico bajo.**
 - $V_{NL} = V_{ILMAX} - V_{OLMAX}$
 - Indica el mayor pulso positivo de ruido que puede tolerar el sistema.

- Dado que la señal cambia de valor, y a priori el ruido puede ser tanto positivo como negativo, **el margen de ruido final será el menor de los dos.**

Margen de ruido



Nivel lógico alto

$$V_{OHMIN} \geq V_{IHMIN}$$

Suficiente para que funcione en ruido eléctrico


Nivel lógico bajo

$$V_{OLMAX} \geq V_{ILMAX}$$

Ruido eléctrico


A: $V_{OHMIN} = V_{IHMIN}$

B: $V_{OLMAX} = V_{ILMAX}$




$$V_{NH} = V_{OHMIN} - V_{IHMIN}$$

Margen de ruido a nivel alto



$$V_{NL} = V_{ILMAX} - V_{OLMAX}$$

Margen de ruido a nivel bajo




Más restrictivo



2. *Parámetros de caracterización de los CID.* *Margen de ruido.*

- **Definición de margen de ruido.**
 - Es un margen de seguridad que fijan los fabricantes, de forma que los niveles de tensión de salida de una puerta u otro CID, estén dentro de los márgenes de cada nivel lógico lógico, aún en condiciones de un determinado ruido eléctrico.
 - El valor de tensión de ruido eléctrico que puede admitir sin que falle el sistema es el valor del margen de ruido.
- **Margen de ruido de la familia lógica TTL estándar.**



- **Margen de ruido a nivel lógico alto.**
 - $V_{NH} = V_{OHMIN} - V_{IHMIN} = 2,4V - 0,4V = 0,4V$
- **Margen de ruido a nivel lógico bajo.**
 - $V_{NL} = V_{ILMAX} - V_{OLMAX} = 0,8V - 0,4V = 0,4V$
- **El margen de ruido final es 0.4V.**
 - El sistema admite un pico de ruido tanto positivo como negativo de 0,4V.



2. *Parámetros de caracterización de los CID.* *Margen de ruido.*

▪ *Ejemplo de cálculo de margen de ruido.*

- Calcúlese el margen de ruido de una familia lógica con los siguientes parámetros de tensión:

$$✓ V_{IHMIN} = 3V \quad V_{OHMIN} = 3,5V$$

$$✓ V_{ILMAX} = 1V \quad V_{OLMAX} = 0,6V$$

➤ **Margen de ruido a nivel lógico alto.**

$$✓ V_{NH} = V_{OHMIN} - V_{IHMIN} = 3,5V - 3V = 0,5V$$

➤ **Margen de ruido a nivel lógico bajo.**

$$✓ V_{NL} = V_{ILMAX} - V_{OLMAX} = 1V - 0,6V = 0,4V$$

➤ **Margen de ruido final.**

➤ Como $V_{NH} \neq V_{NL}$ se selecciona el menor de los dos.


➤ **Por tanto, el margen de ruido es 0,4V.**





2. Parámetros de caracterización de los CID. Fan-out.

- Fan-out.** (Límite del n° de cargas)

- Es un parámetro muy importante en el diseño de sistemas digitales.
- Si se conecta una puerta a la salida de otra, ésta debe suministrar o consumir la corriente que fluye por la entrada de la puerta que actúa como carga.
- Es decir, $I_{OL} = I_{ILMAX}$ e $I_{OH} = I_{IHMAX}$



- Si se van conectando más cargas, la puerta excitadora deberá ir suministrando o consumiendo la corriente que fluye por las entradas de todas las cargas.



$$\begin{aligned} |I_{OH}| &= |n \cdot I_{IHMAX}| \\ |I_{OL}| &= |n \cdot I_{ILMAX}| \end{aligned}$$



- Siendo n el número de entradas o cargas.

Fan-out

$$\begin{cases} n_{\text{alto}} = \frac{|I_{OHMAX}|}{|I_{IHMAX}|} \\ n_{\text{bajo}} = \frac{|I_{OLMAX}|}{|I_{ILMAX}|} \end{cases}$$



2. *Parámetros de caracterización de los CID.* *Fan-out.*



- Por tanto, conforme se conectan más cargas aumenta I_{OH} e I_{OL} , pero hay que tener en cuenta que éstas nunca deben exceder su valor máximo.
- Es decir:
 - ✓ $I_{OL} \leq I_{OLMAX}$
 - ✓ $I_{OH} \leq I_{OHMAX}$
- **Justificación.**
 - ✓ Según las curvas de salida, si se excede los valores máximos de las corrientes de salida, **los niveles de tensión de salida estarán fuera de los rangos permitidos.**
 - ✓ Podrá ocurrir que las entradas de las puertas que actúan como cargas, no reconozcan adecuadamente los valores de entrada y funcionen incorrectamente.
 - ✓ Por tanto, el número de cargas está limitado y su valor es el **fan-out.**



2. *Parámetros de caracterización de los CID.*

Fan-out.

- *Definición de Fan-out.*
 - Es el número máximo de cargas (entradas de otros CID) que pueden conectarse a una salida, de forma que los niveles de tensión se mantengan dentro de los rangos de tensión de cada nivel lógico, incluso en condiciones de ruido eléctrico.
- *Cálculo del fan-out.*
 - Hay un fan-out para cada nivel lógico.
 - Ya que nunca se debe exceder los valores máximos de la corriente de salida, el valor del fan-out es el cociente entre el valor máximo de la corriente de salida y el de entrada, para cada nivel lógico.
 - *Fan-out en el nivel lógico alto.*

$$\text{Fan - out(H)} = \frac{|I_{OHMAX}|}{|I_{IHMAX}|}$$

- *Fan-out en el nivel lógico bajo.*

$$\text{Fan - out(L)} = \frac{|I_{OLMAX}|}{|I_{ILMAX}|}$$

- *El Fan-out final será el menor de los dos.*
- *Generalmente es más restrictivo en el nivel lógico bajo.*



2. *Parámetros de caracterización de los CID.* *Fan-out.*

- El fan-out está relacionado con el margen de ruido.
- Los fabricantes especifican los parámetros de tensión y corriente para un determinado fan-out y margen de ruido.
- *Cálculo del fan-out de la familia lógica TTL estándar.*

$$\text{Fan - out(H)} = \frac{|I_{OHMAX}|}{|I_{IHMAX}|} = \frac{0.4\text{mA}}{40\mu\text{A}} = 10$$

$$\text{Fan - out(L)} = \frac{|I_{OLMAX}|}{|I_{ILMAX}|} = \frac{16\text{mA}}{1.6\text{mA}} = 10$$

- El margen de ruido se calculó anteriormente. Su valor es 0,4V.
- *Por tanto, si se conectan como máximo 10 cargas a una salida TTL estándar, el sistema funcionará correctamente aún con un margen de ruido de 0,4V.*





2. *Parámetros de caracterización de los CID.* *Parámetros temporales.*

- **Retardo de propagación.**

- Si al cambiar de valor la entrada de un circuito cambia de valor su salida, ésta lo hace tras un determinado tiempo, denominado **retardo de propagación**.

- Se definen tres **parámetros de retardo de propagación**.

- ✓ t_{PLH} : tiempo que tarda en pasar la salida del nivel lógico bajo al alto, medido desde el 50% del valor de tensión de la señal de entrada hasta el 50% del valor de tensión de la señal de salida.




- ✓ t_{PHL} : tiempo que tarda en pasar la salida del nivel lógico alto al bajo, medido desde el 50% del valor de tensión de la señal de entrada hasta el 50% del valor de tensión de la señal de salida.

- ✓ t_{PD} : tiempo de propagación medio.

- ✓ En las familias CMOS $t_{PLH} = t_{PHL} = t_{PD}$.

- ✓ En la mayoría de las familias lógicas restantes, como las TTL, $t_{PLH} \neq t_{PHL}$, por lo que será la media de los dos parámetros anteriores:

$$t_{PD} = \frac{t_{PLH} + t_{PHL}}{2}$$





2. *Parámetros de caracterización de los CID.* *Parámetros temporales.*

- *Tabla de parámetros temporales de la familia TTL estándar.*
 - Se definen los tiempos máximos de los retardos de propagación para una determinada carga capacitiva ($C_L = 15 \text{ pF}$), tensión de alimentación ($V_{CC} = 5\text{V}$) y temperatura ambiente ($T_a = 25^\circ\text{C}$).

Switching Characteristics at $V_{CC} = 5\text{V}$ and $T_A = 25^\circ\text{C}$ (See Section 1 for Test Waveforms and Output Load)

Symbol	Parameter	Conditions	Min	Max	Units
t_{PLH}	Propagation Delay Time Low to High Level Output	$C_L = 15 \text{ pF}$ $R_L = 400\Omega$		22	ns
t_{PHL}	Propagation Delay Time High to Low Level Output			15	ns

Note 1: All typicals are at $V_{CC} = 5\text{V}$, $T_A = 25^\circ\text{C}$.

Note 2: Not more than one output should be shorted at a time.


- *Cálculo del tiempo de retardo de propagación medio (t_{PD}).*

$$t_{PD} = \frac{t_{PLH} + t_{PHL}}{2} = \frac{22 \text{ ns} + 15 \text{ ns}}{2} = 18,5 \text{ ns}$$



Bistable D
Flanco de subida de clk
 $t_{clk} Q_{n+1} = D$

2. Parámetros de caracterización de los CID. Parámetros temporales. Flip-flops.



- **t_{setup}** *Tiempo de establecimiento o setup.* Tiempo que tiene que estar estable como mínimo el valor en la entrada D antes del flanco activo de la señal de reloj (subida en el cronograma), para que el flip-flop almacene y ponga en su salida Q el valor de D.
- **t_{hold}** *Tiempo de mantenimiento o hold.* Tiempo que tiene que estar estable como mínimo el valor en la entrada D después del flanco activo de la señal de reloj (subida en el cronograma), para que el flip-flop almacene y ponga en su salida Q el valor de D.
Si se incumple alguno de estos tiempos no se puede predecir el valor de la salida Q. Por tanto, la entrada D solamente puede cambiar de valor en la zona rayada.
- **t_{PLH}** *Tiempo de propagación de bajo a alto.* Tiempo que tarda en pasar la salida de un FF del nivel lógico bajo al alto medido desde el flanco activo de la señal de reloj.
- **t_{PHL}** *Tiempo de propagación de alto a bajo.* Tiempo que tarda en pasar la salida de un FF del nivel lógico alto al bajo medido desde el flanco activo de la señal de reloj.
Siempre se cumple: $(t_{PHL} \text{ y } t_{PLH}) > t_{setup} > t_{hold}$.



2. *Parámetros de caracterización de los CID. Encapsulados.*


- *Encapsulados de los CID.*

- Los CID se fabrican en diferentes encapsulados, según el nivel de integración (número de puertas que contiene), el número de conexiones externas, las condiciones ambientales en las que va a funcionar (temperatura, humedad, etc) y el método usado para soldarlo en la placa de circuito impreso (PCI).

- *Encapsulado DIP.*


- ✓ *Encapsulado de plástico en doble línea.*

- ☐ Tiene una muesca en uno de los extremos.
 - ☐ Si se orienta la muesca hacia la izquierda, el pin 1 es el que está debajo de ésta.
 - ☐ Se usa con la tecnología Through-hole, es decir se inserta en los taladros de la PCI.
 - ☐ El paso entre pines es 100 mils (2,54 mm).
 - Un mil es una milésima de pulgada ($= 25,4 \cdot 10^{-3} \text{ mm} = 0,0254 \text{ mm}$)





2. *Parámetros de caracterización de los CID. Encapsulados.*




▪ *Encapsulado cerámico en doble línea.*

- ✓ Equivalente al DIP.
- ✓ Al ser cerámico disipa más potencia que el DIP, por lo que permite un mayor rango de temperatura.
- ✓ La familia militar (54) usa encapsulados cerámicos.


▪ *Encapsulado SOIC.*

- ✓ Circuito integrado de pequeño perfil (SOIC).
- ✓ Encapsulado para montaje superficial.
- ✓ Es similar al DIP salvo que los pines se doblan en ángulo recto, para que puedan soldarse directamente sobre las pistas de la PCI.
- ✓ Más pequeño que el DIP: el paso entre pines es 50 mils (1,27 mm).
- ✓ Más fácil de montar con los sistemas automáticos de inserción.
- ✓ Permite el montaje de componentes en ambas caras de la PCI.
- ✓ El pin número 1 se indica por un bisel en una de las orillas del encapsulado.






2. *Parámetros de caracterización de los CID. Encapsulados.*



■ *Encapsulado PLCC.*

- ✓ Plastic Lead Chip Carrier: portador de chip de plástico con pines.
- ✓ Tiene pines en los cuatro lados del chip.
- ✓ Los pines tienen forma de J.
- ✓ Se usa en montaje superficial. También se pueden montar en un zócalo PLCC.
- ✓ El paso entre pines es 1,27 mm.
- ✓ La patilla 1 se indica mediante un punto en el centro de uno de los lados.



■ *Encapsulados QFP y TQFP.*


- ✓ Quad Flat Pack (QFP): encapsulado plano cuádruple.
- ✓ Thin Quad Flat Pack (TQFP): encapsulado plano cuádruple delgado.
- ✓ Encapsulado para montaje superficial.
- ✓ Los pines tienen la misma forma que los del encapsulado SOIC.
- ✓ El paso entre pines es 0,635 mm en el QFP y 0,5 mm en el TQFP.
- ✓ La patilla 1 se indica mediante un punto y/o un bisel en una de las esquinas.



2. *Parámetros de caracterización de los CID. Encapsulados.*

▪ *Encapsulado BGA.*

- ✓ Balls Grid Array: matriz de red de bolas.
- ✓ Es el encapsulado de montaje superficial con mayor densidad de pines.
- ✓ Los pines tienen forma semiesférica y están distribuidos formando una matriz bidimensional en la parte inferior del encapsulado.
- ✓ El paso entre pines es 0,8 mm.
- ✓ Los pines se referencian mediante coordenadas.





2. *Parámetros de caracterización de los CID.*

Referencia de los CID.

- ***Referencia de los circuitos integrados digitales.***

- Los CID tienen una referencia en la parte superior del encapsulado que indica, entre otras cosas, la familia lógica y la función lógica que realizan.

- ***Formato de la referencia.***

NN FFFFFFF LLLL E

- ✓ NN Fabricante.
SN TEXAS
DM NATIONAL
M MOTOROLA
- ✓ FFFFFFF Familia lógica.
74, 74LS, 74AS, 74HC, 74VHCT
- ✓ LLLL Función lógica.
00 4 puertas NAND de 2 entradas
02 4 puertas NOR de 2 entradas
74 2 flip-flop D
- ✓ E Encapsulado.
N Encapsulado DIP
J DIL cerámico
D SOIC

- ***CID más comunes***

7400	4 puertas NAND-2	7411	3 puertas AND-3
7402	4 puertas NOR-2	7420	2 puertas NAND-4
7404	6 puertas NOT	7421	2 puertas AND-4
7408	4 puertas AND-2	7427	3 puertas NOR-3
7432	4 puertas OR-2	7430	1 puerta NAND-8
7486	4 puertas XOR-2	74133	1 puerta NAND-13
7410	3 puertas NAND-3	74260	2 puertas NOR-5



3. Familia Lógica TTL.

- *Usa transistores bipolares.*
- *Existen 3 tipos de salidas:*
 - Tótem pole.
 - Colector abierto.
 - Tres estados.
- **La primera familia que se diseñó fue la TTL Estándar**
 - En la actualidad está obsoleta.
 - No obstante, desde el punto de vista docente es interesante, ya que ilustra los principios básicos de funcionamiento de todos los circuitos integrados digitales.
 - *Se analizará la etapa de salida de cada tipo.*

TTL
transistores bipolares
TTL estándar (CI 74)

74 00

11

74 32



CMOS
transistores unipolares
MOSFET



3.1. Familia Lógica TTL. TTL Estándar. Salida Tótem pole.

7400

- Estructura interna de la puerta NAND de 2 entradas. CI 7400



- En cada nivel lógico de salida sólo puede conducir un único transistor, Q_3 o Q_4
 - En cada nivel lógico se conecta la salida a $+V_{CC}$ o a GND a través de un transistor en conducción (resistencia pequeña).
 - El valor de salida lo determina el transistor en conducción.




3.1. Familia Lógica TTL.

TTL Estándar. Salida Tótem pole.

$a \cdot b$	a	b	$\overline{a \cdot b}$
0	0	0	1
0	0	1	1
0	1	0	1
1	1	1	0

- Funcionamiento del circuito cuando la salida está a nivel lógico bajo.



Condiciones de entrada	Estado de la salida
$A = B = H$ $V_A = V_B \geq 2V$	Q_3 en CORTE Q_4 en SATURACIÓN

□ Tensión de salida


$$V_X = V_{CEQ4} \cong 0,1V = L$$



3.1. Familia Lógica TTL. TTL Estándar. Salida Tótem pole.

a · b	a	b	$\overline{a \cdot b}$
0	0	0	1
0	0	1	1
0	1	0	1
1	1	1	0

- Funcionamiento del circuito cuando la salida está a nivel lógico alto.



Condiciones de entrada	Estado de la salida
$A = H$ y $B = L$ $V_A \geq 2V$ $V_B \leq 0,8V$	Q_3 en ACTIVA Q_4 en CORTE

□ Tensión de salida

$$V_X \cong 5V - V_{BEQ3} - V_{D1}$$


$$V_X \cong 5V - 1,2V = 3,8V = H$$



3.1. Familia Lógica TTL.

TTL Estándar. Salida Tótem pole.

- Una salida a nivel lógico bajo consume corriente.
- Una salida a nivel lógico alto suministra corriente.






3.1. Familia Lógica TTL.

TTL Estándar. Salida Colector Abierto.

- **Estructura interna de una puerta NAND de 2 entradas: 7401.**
 - Respecto a la Tótem pole se elimina el transistor superior Q_3 y componentes asociados: D_1 y R_4 .
 - La salida se obtiene del colector del transistor inferior.
 - Se añade la resistencia externa R_P (normalmente de 4K7) para fijar el nivel lógico alto si Q_4 está en corte.




Q_4 ENCENDIDA $\rightarrow V_O = V_{OL} \leq 0.4 \text{ V}$
 Q_4 APAGADA $\rightarrow V_O = V_{OH} = +5 \text{ V}$



3.1. Familia Lógica TTL.

TTL Estándar. Salida Colector Abierto.

- **Aplicación**
 - **AND por conexión:**
 - Si se unen las salidas de varios circuitos con salida de colector abierto, se realiza la AND de las funciones lógicas de cada circuito.







3.1. Familia Lógica TTL.

TTL Estándar. Salida Colector Abierto.

■ AND por conexión:

- No se puede realizar con las salidas Tótem pole
- Si dos salidas tienen valores distintos:
 - ☐ No se tendría un valor de tensión válido en la salida común X.
 - ☐ Circularía una intensidad muy elevada entre +Vcc y GND.
 - ☐ Se puede dañar los circuitos.





3.1. Familia Lógica TTL.

TTL Estándar. Salida de Tres Estados.



Características:

Las salidas de este tipo tienen 3 estados:



- Nivel lógico alto.
- Nivel lógico bajo.
- Alta impedancia (Z)

Ejemplo de un circuito con salida de tres estados: buffer inversor.

- ☐ Tiene una entrada de control denominada **ENABLE** (habilitación)
- ☐ Controla el estado de la salida:
 - ☐ Si está activa (H) funciona como una salida Totem-pole
 - ☐ Si está desactiva (L) la salida está en alta impedancia
 - ☐ Q3 y Q4 están en corte,
 - ☐ Por tanto, la salida está unida tanto a +Vcc como a GND a través de una impedancia muy elevada.



Condiciones de operación



HABILITA (E)	SALIDA
ALTO	Habilitado: opera como un INVERSOR 
BAJO	Deshabilitado: la salida es estado ALTA-Z. La entrada A no tiene efecto 



3.1. Familia Lógica TTL.

TTL Estándar. Salida de Tres Estados.

- **Aplicación principal:**
 - **Transmitir información por un bus común.**
 - Sólo puede estar habilitada una única salida en un instante de tiempo dado:
 - ☐ De lo contrario, se conectarían dos salidas tipo tótem pole.
 - ☐ Habría una baja resistencia entre Vcc y GND, circulando una elevada intensidad





3.1. Familia Lógica TTL. Otras subfamilias TTL.

<i>FAMILIA LÓGICA</i>	<i>PREFIJO</i>	<i>CARACTERÍSTICAS RELEVANTES</i>	<i>CI EJEMPLO</i>
TTL STANDARD	74	PRIMERA FAMILIA TTL	7400 4 NAND-2
TTL SCHOTTKY	74S	ALTA VELOCIDAD	74S00
TTL SCHOTTKY BAJA POTENCIA	74LS	VERSIÓN DE BAJA POTENCIA DE LA 74S	74LS00
TTL SCHOTTKY AVANZADA	74AS	MENOR RETARDO Y CONSUMO QUE 74S. ALTA VELOCIDAD	74AS00
TTL SCHOTTKY AVANZADA DE BAJA POTENCIA	74ALS	VERSIÓN DE BAJA POTENCIA DE LA 74S. ES LA FAMILIA QUE TIENE EL CONSUMO MÁS REDUCIDO	74ALS00
TTL SCHOTTKY AVANZADA DE FAIRCHILD (FAST)	74F	SEMEJANTE EN PRESTACIONES A LA 74AS	74F00




3.1. Familia Lógica TTL. Comparativa de subfamilias TTL.

	TTL-Est.	S	LS	ALS	AS	FAST	Unidades
t_{PD}	11	3	8	4	2	3	ns
f_{max}	25	95	33	34	125	72,4	MHz
I_{OHmax}	-0.4	-1	-0.4	-0.4	-2	-1	mA
I_{OLmax}	16	20	8	8	20	20	mA
I_{IHmax}	40	50	20	20	50	20	μA
I_{ILmax}	-1.6	-2	-0.4	-0.2	-0.5	-0.6	mA
I_{OS}	-100	-100	-100	-112	-112	-150	mA
V_{OHmin}	2.4	2.7	2.7	2.7	2.7	2.7	V
V_{OLmax}	0.4	0.5	0.5	0.5	0.5	0.5	V
V_{IHmin}	2	2	2	2	2	2	V
V_{ILmax}	0.8	0.8	0.8	0.8	0.8	0.8	V
$Fan_{out}^{(1)}_{(L)}$	10	12	5	5	12	12	
Producto $P_D \cdot t_{Pd}$	100	60	20	4	30	-	Pj



3.1. Familia Lógica TTL. Recomendaciones de diseño.





- **Entradas no conectadas.**
 - **Si no se conecta una entrada en un circuito integrado TTL, éste generalmente la interpreta como un nivel lógico alto.**
 - ✓ Esto es así porque no se polariza directamente la unión B-E o el diodo de la entrada.
- **Entradas no utilizadas.**
 - Según lo anterior, si no se usa una entrada y ésta tiene que conectarse a nivel lógico alto, se podría dejar sin conectar.
 - No es recomendable, ya que cualquier interferencia electromagnética puede polarizar directamente la unión B-E o diodo de entrada, por lo que el CI lo interpretará como un nivel lógico bajo, y por tanto fallará.
 - Lo correcto es conectarla a +Vcc o GND, según los requisitos del diseño.
 - ✓ Es conveniente hacer la conexión a través de una resistencia.
 - ✓ El valor máximo de esta resistencia depende del número de cargas (entradas) que tiene que controlar.
 - Según el caso planteado, también se puede unir varias entradas de un CI y conectarlas a una misma señal.





3.1. Familia Lógica TTL. Recomendaciones de diseño.

- **Ejemplo:**
 - Implementación de una puerta **NOT** con puertas **NAND** y **NOR**.



$$R_{HMAX} = \frac{V_{CC} - V_{IH}}{I_{IHMAX}} = \frac{V_{CC} - V_{OHMIN}}{I_{IHMAX}}$$

$$V_{IH} = V_{IHMIN} + V_{NH} = V_{OHMIN}$$


$$V_{NH} = V_{OHMIN} - V_{IHMIN}$$

$$R_{LMAX} = \frac{V_{IL}}{I_{ILMAX}} = \frac{V_{OLMAX}}{I_{ILMAX}}$$

$$V_{IL} = V_{ILMAX} - V_{NL} = V_{OLMAX}$$

$$V_{NL} = V_{ILMAX} - V_{OLMAX}$$

Nivel Lógico Alto



$$V_{cc} = I_{IHMAX} \cdot R_H + V_{IH}$$

$$I_{IHMAX} \cdot R_H = V_{cc} - V_{IH}$$

$$R_H = \frac{V_{cc} - V_{IH}}{I_{IHMAX}} = \frac{V_{cc} - V_{OHMIN}}{I_{IHMAX}}$$

Para TTL Estándar (tabla)

$$R_H = \frac{5 - 2.4}{40 \cdot 10^{-6}} = \frac{2.6}{40 \cdot 10^{-6}} = 65 \text{ K}\Omega$$


□ $V_{IH} = V_{IHMIN} + V_{NH}$ Margen de ruido

$$V_{NH} = V_{OHMIN} - V_{IHMIN}$$

$$V_{IH} = \cancel{V_{IHMIN}} + V_{OHMIN} - \cancel{V_{IHMIN}}$$

$$V_{IH} = V_{OHMIN}$$

Nivel Lógico Bajo



$$V_{IL} = I_{ILMAX} \cdot R_L$$

$$R_L = \frac{V_{IL}}{I_{ILMAX}} = \frac{V_{OLMAX}}{I_{ILMAX}}$$

Para TTL - Estándar (tabla)

$$R_L = \frac{0.4V}{1.6mA} = 250 \Omega$$

□ $V_{IL} = V_{ILMAX} - V_{NL}$ Margen de ruido

$$V_{NL} = V_{ILMAX} - V_{OLMAX}$$

$$V_{IL} = \cancel{V_{ILMAX}} - \cancel{V_{ILMAX}} + V_{OLMAX} = V_{OLMAX}$$

$$V_{IL} = V_{OLMAX}$$




3.2. *Familias Lógicas CMOS.* *Introducción.*

- *Las familias lógicas CMOS usan transistores MOS en vez de bipolares.*
 - *MOS corresponde a las siglas de Metal Óxido Semiconductor.*
 - *Es un tipo de transistor FET (Transistor de Efecto de Campo), que es un dispositivo unipolar, ya que su funcionamiento depende del flujo de un solo tipo de portador.*
 - *Según los portadores hay dos tipos de MOSFET:*
 - ✓ *MOSFET canal P.* Los portadores son los huecos.
 - ✓ *MOSFET canal N.* Los portadores son los electrones
 - ✓ *Las familias lógicas CMOS usan MOSFET canal N y canal P.*
 - ✓ *Por ello, se denomina Metal Óxido Semiconductor Complementarios.*



3.2. Familias Lógicas CMOS. Introducción.

- *Representación MOSFET*




- *La dirección de la flecha indica el tipo de canal:*
 - ✓ *Entrante* $\Rightarrow$ *canal N*
 - ✓ *Saliente* $\Rightarrow$ *canal P*
- La línea discontinua entre el drenador y la fuente indica que **normalmente no hay un canal de conducción** entre ambos.
- La separación entre la puerta y los otros dos terminales indica que hay una resistencia muy alta entre ésta y el canal ($10^{10}\Omega$), por lo que la **intensidad de puerta es muy pequeña**.



3.2. Familias Lógicas CMOS. Introducción.


- **Funcionamiento del MOSFET canal N de enriquecimiento.**
 - Básicamente funciona como un interruptor controlado por la tensión V_{GS} .
 - Realmente conmuta entre sus dos estados:
 - ✓ **Conducción:** hay una resistencia pequeña ($1K\Omega$) entre el drenador y la fuente $\Rightarrow$ **interruptor cerrado**
 - ✓ **No conducción:** hay una resistencia muy elevada ($10^{10}\Omega$) entre el drenador y la fuente $\Rightarrow$ **interruptor abierto**
 - La fuente se conecta al sustrato y a masa, y se aplica un voltaje positivo al drenador.
 - El voltaje entre la puerta y la fuente (V_{GS}) determina la resistencia que hay entre el drenador y la fuente:





3.2. Familias Lógicas CMOS. Introducción.


- **Funcionamiento del MOSFET canal N de enriquecimiento.**
 - Si $V_{GS} \leq 0V$, no conduce por lo que no existe un canal de conducción entre la fuente y el drenador $\Rightarrow$ **resistencia muy elevada** $\rightarrow R_{DS} = 10^{10}\Omega$
 - Si V_{GS} aumenta, llegará a un voltaje umbral V_T , a partir del cual el MOSFET empieza a conducir.
 - ✓ Consideraremos $V_T = V_{DD}/2 \Rightarrow V_{GS} \geq V_{DD}/2$
 - ✓ Se forma un canal de conducción entre la fuente y el drenador $\Rightarrow$ **resistencia pequeña** $\rightarrow R_{DS} = 1K\Omega$





3.2. Familias Lógicas CMOS. Introducción.

- **Funcionamiento del MOSFET canal P de enriquecimiento.**
 - *Emplea voltajes de polaridad opuesta al mosfet canal N.*
 - *Se conecta el drenador a masa, y el substrato con la fuente y a una tensión positiva.*
 - *Si $V_{GS} > -V_{DD}/2$, no conduce $\Rightarrow$ resistencia muy elevada $\rightarrow R_{DS} = 10^{10}\Omega$*
 - *Si $V_{GS} \leq -V_{DD}/2$, conduce $\Rightarrow$ resistencia pequeña $\rightarrow R_{DS} = 1K\Omega$.*





3.2. Familias Lógicas CMOS. Introducción.


- ***Ventajas del MOSFET.***
 - *Es relativamente simple y poco costoso de fabricar.*
 - *Reducido consumo de potencia.*
 - *Ocupa menos espacio que los bipolares, por lo que permite una mayor densidad de integración.*
 - *Se pueda usar como resistencia:*
 - ✓ *Se polariza la puerta a un nivel de tensión concreto.*
 - ✓ *Variando la longitud y el ancho del canal, se puede obtener valores concretos de R_{DS}*
- ***Desventajas del MOSFET.***
 - *Frecuencia de funcionamiento menor que la de los transistores bipolares*



3.2. Familias Lógicas CMOS.

Puerta NOT CMOS.

- **Estructura interna de la puerta NOT CMOS.**
 - **Usa un MOSFET canal N y otro canal P conectados en serie:**
 - ✓ La puerta de ambos MOSFET se conecta a la entrada.
 - ✓ Los drenadores se conectan entre sí, y a la salida de la puerta.




V_{ENT}	Q_1	Q_2	V_{SAL}
$+V_{DD}$ (1 lógico)	APAGADO $R_{APAG} = 10^{10} \Omega$	ENCENDIDO $R_{ENC} = 1 k\Omega$	$\approx 0 V$
$0 V$ (0 lógico)	ENCENDIDO $R_{ENC} = 1 k\Omega$	APAGADO $R_{APAG} = 10^{10} \Omega$	$\approx +V_{DD}$

$$V_{SAL} = \overline{V_{ENT}}$$

▪ Conclusión sobre el funcionamiento de los MOSFET:

- ✓ Si la entrada está a nivel lógico alto conduce el MOSFET canal N.
- ✓ Si la entrada está a nivel lógico bajo conduce el MOSFET canal P.

Puerta NOT con transistores MOSFET (NOT CMOS)



* Si $V_{ENT} = \text{bajo} \approx 0V$

P $\Rightarrow V_{gs} = -5V \rightarrow$ Encendido

$V_g = 0$

$V_s = V_{DD} = 5V$

N $\Rightarrow V_{gs} = 0V \rightarrow$ Apagado

$V_g = 0V$

$V_s = 0V$

V_{ENT}	V_{sa}
bajo	alta
alto	bajo

* Si $V_{ENT} = \text{Alto}$

P $\Rightarrow V_{gs} = 0 \rightarrow$ Apagado

$V_g = 5V$


$V_s = V_{DD} = 5V$

N $\Rightarrow V_{gs} = 5V \rightarrow$ Encendido

$V_g = 5V$

$V_s = 0V$

V_{ENT}	V_{sa}
bajo	alta
alto	bajo



Canal P	Canal N
$V_{gs} \leq \frac{-V_{DD}}{2}$	$V_{gs} \geq \frac{V_{DD}}{2}$



3.2. Familias Lógicas CMOS.

Puerta NAND CMOS.

- **Estructura interna de la puerta NAND CMOS.**
 - Respecto a la puerta NOT se le añade un MOSFET canal P en paralelo y otro canal N en serie.
 - ✓ Cada entrada de la puerta se conecta a la puerta de una pareja de mosfet canal n y canal p.


- **Salida a nivel lógico bajo.**

- Ambas entradas están a H.
 - ✓ Conducen los dos MOSFETs canal N.
 - ✓ No conducen los MOSFETs canal P.


- **Salida a nivel lógico alto.**

- Alguna o ambas entradas están a L.
 - ✓ No conduce alguno o ninguno de los MOSFETs canal N.
 - ✓ Conduce alguno o ambos MOSFETs canal P.

- Por ello, se conectan en serie los MOSFETs canal N y en paralelo los canal P.



A	B	X
BAJO	BAJO	ALTO
BAJO	ALTO	ALTO
ALTO	BAJO	ALTO
ALTO	ALTO	BAJO



* $AB = 11$

P_L $V_{GS} = 0V$ Apagado

P_2 $V_{GS} = 0V$ Apagado

N_2 $V_{GS} = 5V$ Encendido

N_L $V_{GS} = 5V$ Encendido

$V_{sal} = 0 \rightarrow$ Nivel Bajo

* $AB = 00$

P_L $V_{GS} = -5V$ Encendido

P_2 $V_{GS} = -5V$ Encendido

N_2 $V_{GS} = 0V$ Apagado

N_L $V_{GS} = 0V$ Apagado

$V_{sal} = 5V \rightarrow$ Nivel Alto

Canal P	Canal N
$V_{GS} \leq \frac{-V_{DD}}{2}$	$V_{GS} \geq \frac{V_{DD}}{2}$
ab	$\overline{ab}$
00	1
01	1
10	1
11	0

P_1 y P_2 en paralelo $\rightarrow$ Me da igual cual se active



3.2. Familias Lógicas CMOS.

Puerta NOR CMOS.

- **Estructura interna de la puerta NOR CMOS.**
 - **Respecto a la puerta NOT se le añade un MOSFET canal P en serie y otro canal N en paralelo.**
 - ✓ Cada entrada de la puerta se conecta a la puerta de una pareja de mosfet canal n y canal p.


- **Salida a nivel lógico alto.**

- **Ambas entradas están a L.**
 - ✓ Conducen los dos MOSFETs canal P.
 - ✓ No conducen los MOSFETs canal N.

- **Salida a nivel lógico bajo.**

- **Alguna o ambas entradas están a H.**
 - ✓ No conduce alguno o ninguno de los MOSFETs canal P.
 - ✓ Conduce alguno o ambos MOSFETs canal N.

- **Por ello, se conectan en serie los MOSFETs canal P y en paralelo los canal N.**




A	B	X
BAJO	BAJO	ALTO
BAJO	ALTO	BAJO
ALTO	BAJO	BAJO
ALTO	ALTO	BAJO



3.2. Familias Lógicas CMOS.

Tipos de salidas

- **Tipos de salidas**
 - Se distinguen 3 tipos de salidas en los circuitos integrados CMOS:
 - ✓ Push-pull
 - ✓ Drenador abierto
 - ✓ Tres estados
 - **Salida Push-pull**
 - ✓ Es equivalente a la tipo **tótem-pole** de la familia TTL
 - ✓ A las configuraciones básicas anteriores se le añade un doble inversor de forma que se consigue:
 - ❑ Una mayor ganancia en corriente
 - ❑ La intensidad de salida será independiente del nivel lógico de la salida
 - ❑ La impedancia de salida será bastante menor que la de las configuraciones básicas







3.2. Familias Lógicas CMOS.

Tipos de salidas

- **Tipos de salidas**

- **Salida de drenador abierto**

- ✓ *Es equivalente a la salida de colector abierto de la familia TTL*
- ✓ *La etapa de salida consta sólo del MOSFET-N, cuyo drenador no está conectado al eliminarse el MOSFET-P de la parte superior.*
- ✓ *Al igual que en la salida de colector abierto, hay que añadirle una resistencia externa para poner la salida a nivel lógico alto cuando no conduce el MOSFET-N.*





3.2. Familias Lógicas CMOS.

Tipos de salidas

- **Tipos de salidas**




- **Salida de tres estados**

- ✓ Su funcionamiento es similar al de los dispositivos TTL:

- ✓ Todo lo que se indicó respecto a las salidas de tres estados TTL, se puede aplicar a los circuitos CMOS.

- ✓ Se puede conectar varias salidas de tres estados, pero en un momento dado sólo se puede habilitar una única salida.

- **Supóngase que se activan al mismo tiempo E_A y E_B**





3.2. Familias Lógicas CMOS.

Familias lógicas más comunes

<i>FAMILIA LÓGICA</i>	<i>PREFIJO</i>	<i>CARACTERÍSTICAS RELEVANTES</i>	<i>CI EJEMPLO 4 NAND-2</i>
4000/14000	40XX/140XX	PRIMERA FAMILIA CMOS	4011
4000B	40XXB	SERIE 4000 CON SALIDAS TIPO BUFFER	4011B
74HC	74HC	CMOS ALTA VELOCIDAD DIAGRAMA DE CONEXIONADO COMPATIBLE CON TTL	74HC00
74HCT	74HCT	IGUAL QUE 74HC PERO CON NIVELES LÓGICOS COMPATIBLES CON TTL	74HCT00
74VHC	74VHC	VERSIÓN DE MUY ALTA VELOCIDAD DE LA 74HC	74VHC00
74VHCT	74VHCT	IGUAL QUE 74VHC PERO CON NIVELES LÓGICOS COMPATIBLES CON TTL	74VHCT00
74AC	74AC	CMOS AVANZADA TAN RÁPIDA COMO LA 74AS	74AC00
74ACT	74ACT	IGUAL QUE 74AC PERO CON NIVELES LÓGICOS COMPATIBLES CON TTL	74ACT00



3.2. Familias Lógicas CMOS.

Características generales de las familias CMOS

- ***Voltaje de alimentación***
 - *A excepción de las familias HCT y ACT, que tienen niveles lógicos compatibles con las TTL, todos los CI CMOS pueden funcionar en un amplio rango de tensión de alimentación:*
 - ✓ *La tensión de alimentación de la familia 4000 puede variar de 3V a 15V.*
 - ✓ *La tensión de alimentación de la familia 74HC puede variar de 2V a 6V.*
- ***Niveles lógicos***
 - *Si las cargas son dispositivos CMOS, los niveles lógicos de salida están muy próximos a 0V para el estado bajo y a $+V_{DD}$ para el estado alto:*
 - ✓ $V_{OLMAX} = 0V$
 - ✓ $V_{OHMIN} = +V_{DD}$
 - *Los niveles lógicos de entrada se especifican como un porcentaje de la tensión de alimentación:*
 - ✓ $V_{ILMAX} = 30\% V_{DD}$
 - ✓ $V_{IHMIN} = 70\% V_{DD}$
 - ✓ *Si $V_{DD} = 5V \Rightarrow V_{ILMAX} = 1,5V \quad V_{IHMIN} = 3,5V$*



3.2. Familias Lógicas CMOS.

Características generales de las familias CMOS

- **Margen de ruido**

- $V_{NH} = V_{OHMIN} - V_{IHMIN} = V_{DD} - 70\% V_{DD} = 30\% V_{DD}$

- $V_{NL} = V_{ILMAX} - V_{OLMAX} = 30\% V_{DD} - 0V = 30\% V_{DD}$

- ✓ El margen de ruido es igual para ambos niveles lógicos y depende de la tensión de alimentación.

- ✓ Si $V_{DD} = 5V \Rightarrow$ Margen de ruido = 1,5V mayor que TTL

- **Consumo de potencia**

- El consumo de potencia de un CI CMOS depende de su frecuencia de funcionamiento. Por eso, se distinguen dos tipos:


- ✓ Consumo de potencia en estado estático

- ✓ Consumo de potencia en estado dinámico

- **Consumo de potencia en estado estático**

- ✓ Si las entradas y salidas del circuito no cambian, el consumo de potencia es muy bajo, del orden de unidades de nW, ya que,

- Siempre hay una muy alta resistencia entre el terminal V_{DD} y GND, al haber siempre un MOSFET en corte





3.2. Familias Lógicas CMOS.

Características generales de las familias CMOS

- **Consumo de potencia**

- **Consumo de potencia en estado dinámico**

- ✓ El consumo de potencia de un CI CMOS aumenta proporcionalmente con la frecuencia a la que cambien sus entradas y salidas

- ✓ **Justificación**


- Si cambia de valor las entradas y eso implica que cambien de estado los MOSFET, hay un corto periodo de tiempo durante el cual conducen parcialmente ambos transistores.

- Esto supone que circule una intensidad elevada entre V_{DD} y GND

- Cuando la **salida** de un CI CMOS pasa de bajo a alto, tiene que suministrar cierta corriente para **cargar la capacidad** que presenta la carga y ciertas capacidades parásitas internas.

- La intensidad es elevada en el inicio de la carga, y va decreciendo a medida que se carga la capacidad, hasta hacerse 0

- Por tanto, **habrá unos picos de corriente que hará que el consumo de potencia aumente con la frecuencia de las conmutaciones**





3.2. *Familias Lógicas CMOS.*

Características generales de las familias CMOS

- ***Entradas no conectadas.***
 - **Por la elevada impedancia de entrada de los circuitos integrados CMOS, si no se conecta una entrada cualquier ruido eléctrico, por pequeño que sea, hace que conmute los transistores internos y los de salida.**
 - **Como ya se indicó, el consumo de potencia depende de la frecuencia de conmutación de las señales de entrada y salida.**
 - **Por tanto, se incrementa el consumo de potencia y puede ocurrir que se sobrecalienten los CID, lo cual puede dar lugar a su rotura.**
- ***Entradas no utilizadas.***
 - **Nunca se puede dejar sin conectar una entrada en un CID CMOS, aunque no se use en nuestro diseño.**
 - **Se debe conectar a +Vcc o GND.**
 - ✓ Se puede hacer la conexión a través de una resistencia.
 - ✓ El cálculo del valor de la resistencia sería igual que para los CID TTL. Lo único que cambia es el valor de los parámetros de tensión y corriente.



3.2. Familias Lógicas CMOS.

Tabla de parámetros de las Familias Lógicas

	74 Estánd	74S	74LS	74ALS	74AS	74F	4000B	HE4000B	74HC	74HCT	74AC	74ACT	ECL 10K	Unidades
t_{PD}	11	3	8	4	2	3	125	55	9	12	4	6.5	2	ns
f_{max}	25	95	33	34	125	72,4	2	8	76	59	125	125	125	MHz
I_{OHmax}	-0.4	-1	-0.4	-0.4	-2	-1	-0.51	-0.44	-4	-4	-24	-24	-	mA
I_{OLmax}	16	20	8	8	20	20	0.51	0.44	4	4	24	24	-	mA
I_{IHmax}	40	50	20	20	50	20	0.1	0.3	0.1	0.1	0.1	0.1	-	μ A
I_{ILmax}	-1.6	-2	-0.4	-0.2	-0.5	-0.6	-0.1 ⁽²⁾	-0.3 ⁽²⁾	-0.1 ⁽²⁾	-0.1 ⁽²⁾	-0.1 ⁽²⁾	-0.1 ⁽²⁾	0.5 ⁽²⁾	mA
I_{OS}	-100	-100	-100	-112	-112	-150	-	-	-	-	-	-	-	mA
V_{OHmin}	2.4	2.7	2.7	2.7	2.7	2.7	4.6	4.5	3.98	3.98	3.94	3.94	-0.96	V
V_{OLmax}	0.4	0.5	0.5	0.5	0.5	0.5	0.4	0.5	0.26	0.26	0.36	0.36	-1.675	V
V_{IHmin}	2	2	2	2	2	2	3.5	3.5	3.15	2	3.25	2	-	V
V_{ILmax}	0.8	0.8	0.8	0.8	0.8	0.8	1.5	1.5	1.35	0.8	1.65	0.8	-	V
Fan-out ¹	10	12	5	5	12	12	0	0	2	2	15	15		
Producto $P_D \cdot t_{pd}$	100	60	20	4	30	-	-	-	-	-	-	-	50	Pj
(1)	Respecto a la TTL Estándar													
(2)	Valor expresado en μ A													



3.3. Comparativa de los niveles lógicos de los distintos estándares

➡ *Una familia es compatible con otra si se cumple:*

$$V_{OHMIN} \geq V_{IHMIN}$$

$$|I_{OHMAX}| \geq |I_{IHMAX}|$$

$$V_{OLMAX} \leq V_{ILMAX}$$


$$|I_{OLMAX}| \geq |I_{ILMAX}|$$




Los parámetros de salida corresponden a la familia que actúa como driver




Los parámetros de entrada son los de la familia que se conecta como carga




Familias CMOS de 5 V




Familias TTL de 5 V



Familias LVTTL de 3.3 V



Familias CMOS de 2.5 V



Familias CMOS de 1.8 V